[VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용
페이지 정보
작성일 23-03-22 22:13
본문
Download : [VHDL] Digital stop.hwp
이번 프로젝트 설계를 통해 학기 동안 배웠던 VHDL 문법을 복습하고, 나아가 더 복잡한 구조를 해석하고 설계할 수 있는 능력을 기를 수 있으며 키트의 세그먼트 활용과 클락 신호를 다루는 능력을 기를 수 있을 것이다.
3. 수행 내용
![[VHDL] Digital stop-8738_01.jpg](https://sales.happyreport.co.kr/prev/201404/%5BVHDL%5D%20Digital%20stop-8738_01.jpg)
![[VHDL] Digital stop-8738_02_.jpg](https://sales.happyreport.co.kr/prev/201404/%5BVHDL%5D%20Digital%20stop-8738_02_.jpg)
![[VHDL] Digital stop-8738_03_.jpg](https://sales.happyreport.co.kr/prev/201404/%5BVHDL%5D%20Digital%20stop-8738_03_.jpg)
![[VHDL] Digital stop-8738_04_.jpg](https://sales.happyreport.co.kr/prev/201404/%5BVHDL%5D%20Digital%20stop-8738_04_.jpg)
![[VHDL] Digital stop-8738_05_.jpg](https://sales.happyreport.co.kr/prev/201404/%5BVHDL%5D%20Digital%20stop-8738_05_.jpg)
[VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용
▼ 구현된 program 소스 introduce
소스 reference(자료) 검색
- 4개의 주요 회로를 컴포넌트 문으로 결합하여 사용
- 키트 : HBE-COMBO2[FPGA] > Cyclone2 (EP2C35F672C8N)
Entity 입출력 포트 선언
▼ 사용된 툴과 키트 introduce
보고서 작성
- 사용 툴 : Quartus2
▼ 프로젝트 introduce
Download : [VHDL] Digital stop.hwp( 46 )
- 시간, 분, 1/100초 단위까지 있어서 세밀하게 시간을 측정(測定) 할 수 있다
순서
port( clk : in std_logic;-- 1kHz
레포트 > 공학,기술계열
entity stopwatch is
코딩
- 키트의 Segment에 시간을 Display하고, Button switch로 control
▼ core 알고리즘과 간략한 구조 introduce
설명
VHDL,Digital stop watch,디지털 스톱 워치,설계 소스,키트와 쿼터스를 이용
시뮬레이션 analysis(분석)
Digital Stop Watch는 정확하게 시간을 멈출 수 있고, 시간을 숫자로 표시해 주기 때문에 보기 쉬운 advantage(장점) 이 있어 Analog에 비해 활용도가 높고 Digital 시계가 익숙한 현 세대에 더욱 선호되는 편이다.
설계 구조
다.Digital Stop Watch는 정확하게 시간을 멈출 수 있고, 시간을 숫자로 표시해 주기 때문에 보기 쉬운 장점이 있어 Analog에 비해 활용도가 높고 Digital 시계가 익숙한 현 세대에 더욱 선호되는 편이다. 이번 프로젝트 설계를 통해 학기 동안 배웠던 VHDL 문법을 복습하고, 나아가 더 복잡한 구조를 해석하고 설계할 수 있는 능력을 기를 수 있으며 키트의 세그먼트 활용과 클락 신호를 다루는 능력을 기를 수 있을 것이다.
